VHDL ER et språk for maskinvarebeskrivelse(hdl). EN HDL ser litt ut som et programmeringsspråk, men har en annen hensikt. I stedet for å bli brukt til å designe programvare, BRUKES EN HDL til å definere en databrikke. VHDL kan brukes til å beskrive alle typer kretser og brukes ofte i design, simulering og testing av prosessorer, Cpuer, moderkort, Fpgaer, Asic-Er og mange andre typer digitale kretser.
VHDL History
navnet VHDL er et nestet akronym. DET står FOR VHSIC Maskinvare Beskrivelse Språk. VHSIC står For Svært Høy Hastighet Integrert Krets. Foruten å være en beskrivelse av en rask prosessor, var det navnet PÅ ET Amerikansk Regjeringsprogram på 1980-tallet, hvis oppdrag var forskning og utvikling innen svært høyhastighets integrerte kretser (raske databrikker).
sammen med store fremskritt i materialvitenskap, algoritmer, chip design, litografi, og et dusin andre relaterte felt, vhsic utviklet VHDL.
den første offisielle standarden for språket kom fra ieee i 1987, og er kjent som IEEE 1076. Det har vært flere utgaver siden da, den siste kommer i 2008. In addition to the «core» language specified in 1076, there are a number of extensions codified in other specs:
- IEEE 1076.1 VHDL Analog and Mixed-Signal (VHDL-AMS)
- IEEE 1076.1.1 VHDL-AMS Standard Packages (stdpkgs)
- IEEE 1076.2 VHDL Math Package
- IEEE 1076.3 VHDL Synthesis Package (vhdlsynth)
- IEEE 1076.3 VHDL Synthesis Package – Floating Point (fphdl)
- IEEE 1076.4 Timing (VHDL Initiative Towards ASIC Libraries: vital)
- IEEE 1076.6 Vhdl Syntese Interoperabilitet
- IEEE 1164 Vhdl Multivalue Logikk (std_logic_1164) Pakker
VHDL Design og Syntaks
VHDL var basert På Ada, og lånt fra det mye i både syntaks og konsepter. Dette ble deretter supplert med maskinvarespesifikke konsepter som multi-verdsatt logikk, fysisk parallellisme og et utvidet sett med boolske operatører. VHDL kan også indeksere matriser i både stigende og synkende rekkefølge, Mens Ada (Og de fleste andre programmeringsspråk også) bare indekserer i stigende rekkefølge.
de fleste programmeringsspråk er i hjertet prosessuelle-datamaskinen utfører en kommando etter hverandre i rekkefølge. VHDL er annerledes. Det er et maskinvarespråk som beskriver en (ekte eller simulert) fysisk struktur. Denne strukturen består av et stort antall moduler, og hver modul fungerer samtidig som hver annen modul.
så i hver modul er det en prosessflyt av instruksjoner som ser litt ut som et lite, selvstendig program – med variabler, kontrollstrømmer, conditionals, loops. Hver modul har en eller flere innganger sammen med en eller flere utganger. Inngangene er spesifisert i en struktur som kalles en enhet, og den selvstendige logikken er definert i en arkitektur.
Tenk på ideen om en «og gate» der vi har to innganger og en utgang. Hvis begge inngangene er » på «(true, 1), er utgangen» på»; ellers er utgangen » av.»Så ved Å bruke VHDL, ville vi definere to innganger og en utgang. De aksepterte verdiene for disse inngangene og utgangene vil bli definert i en std_logic modul, som importeres som et bibliotek i et vanlig programmeringsspråk. Arkitekturen vil da definere den interne driften av vår «og gate» slik at den fungerer som vi nettopp diskuterte.
modulen std_logic er en interessant maskinvarespesifikk type verdi. Det ligner PÅ DEN BOOLSKE verdien som finnes i programmeringsspråk (en bit: sant eller usant), men det kan ha en rekke verdier, siden den representerer en faktisk elektrisk impuls i et fysisk system:
-
U: ikke initialisert. Dette signalet er ikke satt ennå. -
X: ukjent. Umulig å bestemme denne verdien / resultatet. -
0: logikk 0 -
1: logikk 1 -
Z: Høy Impedans -
W: Svakt signal, kan ikke fortelle om det skal være 0 eller 1. -
L: Svakt signal som sannsynligvis bør gå til 0 -
H: Svakt signal som sannsynligvis bør gå til 1 -
-: bryr meg ikke.
dette er, i miniatyr, hvordan en full VHDL-design er bygget. Ganske enkle, logisk selvstendige moduler av I / O-aktivitet er bygget opp og koblet til hverandre for å danne beregningsmaskiner som er i stand til å utføre ulike typer oppgaver. EN VHDL-design kan beskrive en fullt fungerende generell datamaskin, eller den kan kode en enkelt algoritme som brute-force proof-of-work som brukes Til Bitcoin-gruvedrift.
Det er viktig å innse at ET vhdl-design ikke er et program — det kjøres ikke eller utføres. Som en blåkopi definerer den en arkitektur. Når et design er fullført, blir det vanligvis simulert for testing i en programvaretestbenk, og deretter syntetisert, noe som betyr at den oversettes til en fysisk design som kan implementeres på en faktisk chip eller kretskort.
Ressurser FOR Å Lære VHDL
det er mange ressurser for å lære VHDL. Vi har satt sammen noen av de beste.
Online Ressurser
- VHDL Primer: en opplæring PÅ VHDL fra University Of Pennsylvania.
- VHDL på Wikipedia: Wikipedias dekning AV VHDL er overraskende grundig og klar, og gir en flott introduksjon til språket som helhet.
- VHDL Cookbook: en gratis, online bok, lengden og formatet på en høyskole kurs lærebok.
- Vhdl-Opplæring: Lær Ved Eksempel: denne ærverdige opplæringen er ikke noe fint å se på, men informasjonen er flott og veldig godt organisert.
- Vhdl Language Guide: DETTE ER EN PDF som dekker språket i enorme detalj (400 sider) med in-dokument linker for svært enkel navigering. Dette er en flott referanse.
- Designer Guide TIL VHDL: en samling av ressurser, opplæring og lenker. Inkluderer videoer og et online sertifiseringskurs.
- Programmable Logic/VHDL Module Structure
- VHDL Basics — Online Course
- VHDL Handbook
- VHDL Starters Guide
Books
All these books focus on VHDL:
- The Designer’s Guide to VHDL, Third Edition
- Circuit Design and Simulation with VHDL
- Vhdl By Example
- VHDL: Basics to Programming
- VHDL for Engineers
- VHDL By Example: Fundamentals of Digital Design
- Circuit Design with VHDL
- Digital Design Using VHDL: En Systemtilnærming
VHDL & Verilog Books
VHDLS viktigste «konkurranse» Er Verilog. Begge språkene brukes til maskinvaredesign, så det finnes en rekke bøker som fokuserer på underliggende design-og ingeniørkonsepter og bruker BÅDE VHDL og Verilog.
- Digital Design MED RTL-Design, VHDL Og Verilog
- Hdl-Chipdesign: En Praktisk Veiledning For Å Designe, Syntetisere & Simulere Asic-Er & Fpga-Er Ved Hjelp Av Vhdl Eller Verilog
- Designoppskrifter For Fpga-Er, Andre Utgave: Bruk Av Verilog OG VHDL
- grunnleggende om hdl-programmering: Vhdl Og Verilog
Andre Viktige Vhdl-Koblinger
Implementeringer Og Simulatorer
- Gratis / Åpen Kildekode
- GHDL
- NVC
- GRATIS HDL-Prosjekt
- Kommersiell / Proprietær
- Vhdl Lignende
- Aktiv-HDL
- Skarpt Enterprise Simulator
- ModelSim
Verktøy
- EDA Utils: en stor samling verktøy for å jobbe MED VHDL, Samt Verilog og andre HDLs.
- Eda Lekeplass: en online sandkasse for å teste UT VHDL-design.
- Editor Pakker
- Emacs VHDL Modus
- VHDL plugin for vim
- Vhdl Pakke For Sublime Tekst
- VHDL For Atom
- Vhdl For Notisblokk++
Du Bør Også Vite…
VHDL er en av to store maskinvare beskrivelse språk. Den andre Er Verilog. De fleste maskinvare designere er kjent med begge, så vel som lavt nivå operativsystem språk Som Cand C++.